AXI SPI Master IP core

Zařadili jsme do naší nabídky IP jádro pro realizaci SPI rozhraní v čipech FPGA firmy Xilinx. Jádro je určeno pro komunikaci s periferiemi připojenými na SPI sběrnici. Jsou podporovány všechny běžné módy SPI sběrnice tak, jak jsou popsány ve specifikaci Motorola. Jádro je určeno jako náhrada za původní SPI jádro, které není v prostředí Vivado přítomno.

Mezi hlavní přednosti patří:

• integrace v prostředí Vivado
• podpora sběrnice AXI Lite
• f_max 150 MHz
• podpora 4bitové i 3bitové SPI sběrnice
• podpora až 32 slave
• nízká spotřeba zdrojů
• podpora Artix, Kintex, Virtex i Zynq

Jádro je dodáváno ve formě zdrojových souborů včetně testovacího rozhraní.